DDR3内存解析

游客

标题:DDR3内存解析
正文:
在承德电脑数据恢复中心经过我们多年移动硬盘维修的技术经验，下面为大家介绍一下DDR3内存： DDR3内存概述： DDR3内存采用了ODT（核心整合终结器）技术以及用于优化性能的EMRS技术，同时也允许输入时钟异步。在针脚定义方面，DDR3表现出很强的独立性，甚至敢于彻底抛弃TSOPII与mBGA封装形式，采用更为先进的FBGA封装。DDR III内存用了0.08微米制造工艺制造，将工作在1.5V的电压下。 从长远趋势来看，拥有单芯片位宽以及频率和功耗优势的DDR3是令人鼓舞的，不过普及之路还相当遥远。DDR3内存在2007年已经上市，DDRIII的规格也在不断地演变。 DDR3内存的技术改进： 逻辑Bank数量DDR2 SDRAM中有4Bank和8Bank的设计，目的就是为了应对未来大容量芯片的需求。而DDR3很可能将从2Gb容量起步，因此起始的逻辑Bank就是8个，另外还为未来的16个逻辑Bank做好了准备。封装（Packages）DDR3由于新增了一些功能，所以在引脚方面会有所增加，8bit芯片采用78球FBGA封装，16bit芯片采用96球FBGA封装，而DDR2则有60/68/84球FBGA封装三种规格。并且DDR3必须是绿色封装，不能含有任何有害物质。突发长度（BL，Burst Length）由于DDR3的预取为8bit，所以突发传输周期（BL，Burst Length）也固定为8，而对于DDR2和早期的DDR架构的系统，BL=4也是常用的，DDR3为此增加了一个4-bit Burst Chop（突发突变）模式，即由一个BL=4的读取操作加上一个BL=4的写入操作来合成一个BL=8的数据突发传输，届时可通过A12地址线来控制这一突发模式。而且需要指出的是，任何突发中断操作都将在DDR3内存中予以禁止，且不予支持，取而代之的是更灵活的突发传输控制（如4bit顺序突发）。寻址时序（Timing）就像DDR2从DDR转变而来后延迟周期数增加一样，DDR3的CL周期也将比DDR2有所提高。DDR2的CL范围一般在2至5之间，而
[<<][[1]][2][>>]

查看评论(0)
发表评论

首页